شرکت TSMC مسیر جایگزینی CoWoS را با CoPoS و زیرلایههای شیشهای سرعت میدهد
شرکت TSMC در حال شتابدادن به توسعه فناوری بستهبندی CoPoS است؛ رویکردی که این شرکت آن را گزینهای برای عبور از محدودیتهای CoWoS در نسل بعدی تراشههای هوش مصنوعی و پردازشی میبیند. بر اساس گزارش تازه Commercial Times Taiwan، تولیدکننده تایوانی با اتکا به زیرلایههای هسته شیشهای میخواهد هزینه بستهبندی را کاهش دهد، بهرهوری استفاده از ویفر را بالا ببرد و برای تولید تراشههای بسیار بزرگ در سالهای آینده آماده شود.
فناوری CoPoS که مخفف Chip On Panel on Substrate است، در برابر CoWoS یا Chip on Wafer on Substrate قرار میگیرد و تفاوت اصلی آن به فرم بستر تولید برمیگردد. در CoWoS از ویفر دایرهای استفاده میشود، اما CoPoS بهسراغ پنلهای مربعی یا مستطیلی میرود؛ تغییری که به گفته منابع تایوانی، امکان قرار دادن تراشهها و ماژولهای حافظه بیشتر را فراهم میکند و بازده استفاده از سطح را بهطور محسوسی افزایش میدهد.
در گزارش مورد اشاره آمده است که ویفر استاندارد CoWoS حدود ۳۰۰ میلیمتر قطر دارد، در حالی که پنلهای CoPoS میتوانند تا ابعاد ۷۵۰ در ۶۲۰ میلیمتر گسترش پیدا کنند. TSMC پیشتر از ابعاد ۳۱۰×۳۱۰ و ۵۱۵×۵۱۰ میلیمتری برای پنلهای خود نیز صحبت کرده بود. نتیجه این تغییر، امکان ساخت دایهای محاسباتی بزرگتر، افزایش تعداد خروجی از هر بستر و کاهش هزینه به ازای هر واحد سطح در محدوده ۲۰ تا ۳۰ درصد است.
TSMC ظاهراً برای تحقق این برنامه، توسعه و زمانبندی تولید انبوه فناوریهای مرتبط با زیرلایههای شیشهای را جلو انداخته است. طبق این گزارش، شرکتهای تایوانی هماکنون روی فناوریهای کلیدی مرتبط با Glass Core Substrate و تجهیزات فرایند CoPoS کار میکنند تا اکوسیستم این روش سریعتر شکل بگیرد. نخستین خط پایلوت CoPoS نیز راهاندازی شده و کارشناسان تایوانی این فناوری را برای پاسخگویی به شکاف عرضه و تقاضای تراشههای ردهبالای آینده حیاتی میدانند.
اهمیت زیرلایه شیشهای در این میان فقط به کاهش هزینه محدود نمیشود. Commercial Times میگوید تبدیل بستر دایرهای به پنل مربعی میتواند نرخ بهرهوری مواد در ویفر ۱۲ اینچی را از کمتر از ۷۰ درصد به بیش از ۹۰ درصد برساند؛ موضوعی که برای تراشههای فوقبزرگ هوش مصنوعی پس از ۲۰۲۸ اهمیت ویژهای دارد، زیرا افزایش اندازه فوتومسک در این دسته از محصولات، اتلاف هندسی و هزینه تولید را بهشدت بالا میبرد.
برنامه زمانی TSMC هم بهتدریج روشنتر شده و بر اساس اطلاعاتی که مینگچی کوئو در روز ۱۱ ژوئن ۲۰۲۶ منتشر کرد، CoPoS احتمالاً در نیمه دوم ۲۰۲۸ وارد تولید انبوه میشود و از نظر اقتصادی برای بستههای فوقبزرگ فراتر از کلاس ۹.۵ برابر رتیکل طراحی شده است. در همین مسیر تولید آزمایشی برای ۲۰۲۷ هدفگذاری شده و TSMC قصد دارد از سال آینده آمادهسازی برای تولید انبوه این فناوری را جدیتر دنبال کند.
در کنار این زمانبندی، نسخه مبتنی بر زیرلایه هسته شیشهای ظاهراً افق دورتری دارد و برای بازه ۲۰۳۰ به بعد در نظر گرفته شده است. گفته میشود TSMC Arizona بین سالهای ۲۰۲۹ تا ۲۰۳۰ نقش مهمی در تولید CoPoS خواهد داشت. TSMC همزمان روی استفاده از Glass Substrate در CoWoS نیز کار میکند و برای توسعه این فناوری با Ibiden و Innolux همکاری دارد؛ طرحی سهلایه که در آن هسته شیشهای میان دو لایه ABF قرار میگیرد.
